Análise de Síntese (Analysis & Synthesis)

1. Arquivos de origem

As informações desta análise foram extraídas exclusivamente dos arquivos gerados pela compilação do projeto no Quartus Prime:

Arquivo	Papel
output_files/soc_system.map.summary	Resumo da Analysis & Synthesis
output_files/soc_system.fit.summary	Confirmação pós-Fitter

2. Resultado da síntese

Campo	Valor
Status	Successful — Sat Oct 10 14:25:29 2026
Quartus Prime	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision	soc_system
Top-level Entity	ghrd_top
Family / Device	Cyclone V / 5CSEMA5F31C6
Registradores (pós-síntese)	8.930
Block memory bits	1.985.569
DSP Blocks	12
PLLs	2

3. Interpretação

A síntese concluiu com sucesso. O top-level é o wrapper da placa (ghrd_top), que instancia o sistema Qsys (soc_system) contendo o HPS e o núcleo do coprocessador gráfico.

Os 12 blocos DSP indicam que o sintetizador mapeou multiplicações (edge functions do rasterizador e eventualmente outras operações) em hardware DSP da Cyclone V.

A memória de aproximadamente 1,99 Mbits corresponde às RAMs internas do HPS/sistema e às memórias de vídeo do coprocessador (tilemaps A/B, padrões de tiles e sprites, frame-buffers).

4. Conclusão da síntese

A etapa Analysis & Synthesis está aprovada. O design é sintetizável na Cyclone V com uso moderado de DSP e uso significativo (mas confortável) de memória de bloco, compatível com a integração HPS + núcleo gráfico.